# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

₹1999-0072259

# (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. CI. <sup>6</sup>	(11) 공개번호 뤽1999-0072259
GHC 5/08	(43) 공개일자 1999년 199년 1999년 199
(21) 출원변호	10-1999-0001019
(22) 출원일자	1999년이월 15일
(30) 무선권주장	9/021,342 1998년02월10일 미국(以)
(71) 출원인	인터내셔널 비지네스 머신즈 코포레이션 - 포만 제프리 엘
	미국 10504 뉴욕주 마몬크
(72) 발명자	애이브라할데이빗월리염
	미국10562뉴욕주요시닝스노우든매비뉴67
	갤러퍼윌리엄죠셍
	미국10502뉴욕주마드슐레이애쉬포드메비뉴577
	트로 <b>월</b> 라우드핑립루이스
	미국07430뉴저지주마하쉐드웨스서콯1[7]
(74) 대리인	김창세, 장성구

#### <u>(54) 다수의자성터널정함축구비하는자기메모리소자</u>

#### 89

*실사원구 : 없音* 

문 영세서에는 모두 평균 상태로 변화가능한 다수의 자성 터널 집합물을 구비하는 자기 메모리 소자들이 개시된다. 메를 들어, 어래이에 결정 다수의 교차 영역물을 형성하는 다수의 개발적인 제 1 및 제 2 전기적 전도성 교차 라인을 구비하는 자기 랜덤 액세스 메모리(a magnetic random access memory : 'MRAM')가 개시된다. 머레이는 다수의 교차 영역을 중 개별적인 하나의 영역에 각각 배치된 다수의 자기 메모리 생물을 포함한다. 각각의 셀은 개별적인 제 1 및 제 2 전도성 라인을 통해 인가된 전기적 자극과 이로 인해 발생된 자기 자극에 (다라, 모두 평균 상태로 변화가능한 적어도 두 개의 자성 터널 접합을 골함한다. 각각의 제기 메모리 실메 제공한 작어도 두 개의 자성 터널 접합을 포함한다. 각각의 자기 메모리 실메 제공한 작어도 두 개의 자성 터널 접합을 포함한다. 각각의 자기 메모리 실메 제공한 작어도 두 개의 자성 터널 접합을 연습이에 설계 기 및 제 2 전기적 전도성 라인을 통해 인가된 자극에 의해 선택된 설만이 기복되고, 선택된 영역을 형성하는 제 1 및 제 2 전기적 전도성 라인을 통해 인가된 자극에 의해 선택된 설만이 기복되고, 선택된 영역을 형성하는 제 1 및 제 2 전기적 전도성 라인을 통해 인가된 대리에 의해 선택된 설만이 기복되고, 선택된 영기적 자극과 이로 인해 발생된 자기 자극의 동작 원도우(an operating window)는 메모리 어레미에 걸쳐 셀 선택성을 보증하도록 정의될 수 있다.

MARGE

50

PAN.

#### ८६० ५६५ वर्ष

도 la는 교차하는 비트 라인들과 워드 라인뿔의 교차 영역에 배치된 자기 메모리 셀룰을 구비하는 MRAM을 도시하는 도면,

도 1b는 도 1a의 자기 메모리 생들 중 단일의 셈을 형성하는 예시적인 축묩을 나타내는 도면.

도 26는 단일의 이상적인 터넕 접합의 자기 용답의 '별모양' 모델을 나타내는 도면,

도 **하는 각각의 쉴이 예속가능하지 않은 용답을 가지므로 그러한 셀름을 효과적으로 동작시키기에 가능한** 전기 자국 및 자기 자극의 동작 원도우출 협소하게 하는 단임의 자성 터널 정**항** 셀룰의 자기 용답의 '별 모양'모델을 나타내는 도면.

도 3은 단말의 터널 접할 설품의 변통하는 응답을 나타내는 축적된 테스트 데이터의 불로트(plot)를 도시하는 도면.

도 4는 도 3에 도시된 데이터를 간략하하는 '별모양' 블로트를 도시하는 도면.

도 5는 도 4의 평균화된 데이터의 '별모양'을 도시하는 도면.

馬 1999-0072259

도 6은 본 발명의 미론등을 채용하는 4 개의 자기 메모리 셀볼, 즉 각 메모리 셀에서의 다수의 자성 터널 접합을 대해 축적된 테스트 데이터의 즐로트들을 나타내는 도면.

도 7은 도 6에 도시된 데미터를 간략화하는 '별모양' 플로트를 도시하는 도면.

도 6은 도 7의 평균된 데미터의 '별모양'을 도시하는 도면.

도 9는 본 발명의 병렬로 배열된 다수의 자성 터널 접합 월의 제 1 실시예를 나타내는 도면.

도 10은 본 말명의 직렬로 배열된 다수의 자성 터널 집합 셈의 제 1 실시예를 나타내는 도면.

도 11은 단일의 셈에서 다수의 터널 적합을 형성하는데 자화 미립자들이 사용된 본 발명의 다른 실시예를 나타내는 모면.

도 12는 다수의 자화 미립자 셀 형성에 대한 자기 애체 패터닝 기법을 나타내는 도면,

도 13은 자기 메모리 셀 각각은 팽핵하지 않은 자화 방향을 구비하는 충분을 포함하는 자유 영역을 가지 며 다수의 자성 터널 정함을 포함하는 자기 메모리 셀의 본 발명의 다른 실시메굴 나타내는 도면.

도 14는 다수의 연장된 자성 터널 정합을 포합하는 자기 메모리 셀의 본 발명의 다른 실시때를 나타내는 도면.

도 15a-b는 본 당명에 의해 제공된 자계 형태 맞춤(field shape customization)을 포함하는 부가적인 설계 용이성을 나타내는 도면.

도면의 주요 부분에 대한 부호의 설명

103, 105 : 전도성 라인109 : 자기 메모리 쉘

108a, 108b : 자성 터널 접합

120a, 120b, 124a, 124b : 기준 명역

122a, 122b : 터널링 영역

#### 蜂蜂의 分相是 蜂蟹

#### 空岩의 导型

#### 总经的 希奇色 刀金 叟 그 보다의 香酒기술

정부 권리의 선언

미국 정부는 방의 개선 연구 프로젝트국(Defense Advanced Research Projects Agency)에 의해 제정된 계약 번호 MDA972-96-C-0030에 (따라 본 발명의 권리풀 소유한다.

# 관련 출원들에 대한 상호 참조

## 본 출원은,

- 1. 'MAGNETIC NEWORY ARRAY USING MAGNETIC TUNNEL JUNCTION DEVICES IN THE MEMORY CELLS'라는 영향으로 1997년 6월 17일자로 공고된 미국 특허 제 5,640,343 호와,
- 2. 'MAGNETIC TUNNEL JUNCTIONS WITH CONTROLLED MAGNETIC RESPONSE'라는 명칭으로 1997년 7월 22자로 공 고된 미국 특허 제 5,650,958 호와 연관되어 있다.

#### 본 출원은.

- 1. 'INTENTIONAL ASYMMETRY IMPOSED DURINB FABRICATION AND/OR ACCESS OF MAGNETIC TUNNEL JUNCTION DEVICES 이라는 명칭으로 출원된 제 - 호의 특허 출원과,
- 2. 'LIMITING MAGNETORESISTIVE ELECTRICAL INTERACTION TO A PREFERRED PORTION OF A CHANGEABLE ,AGNETIC REGION IN MAGNETIC DEVICES'라는 명칭으로 출원된 제 호의 특허 출원과,
- 3. 'LIMITING MAGNETIC WRITING FIELDS TO A PREFERRED PORTION OF A CHANGEABLE MAGNETIC REGION IN MAGNETIC DEVICES'라는 명칭으로 출원된 제 호의 특허 출원과 연관되어 있다.

이콜 미국 특허물과 미국 특허 출원을 각각은 본 명세서에서 참조로서 인용된다.

는 발명은 자성 소자들, 예를 들면 자기 자극으로 기록가능한 자성 터널 전합(magnetic tunnel junction : 'MTJ') 소자물로부터 형성된 자기 랜딩 액세스 메오리(magnetic random access memory : 'MRAM')에 관한 것이다.

상기 인용된 미국 특허쯤에 상세히 개시된 바와 같이, 적절하게 형성된 자성 터널 절할 메모리 셈의 전기 적 저항은 자성 터널 접합에 인가된 자기 기록 자곡에 따라 결정된다. 자성 터널 접합 메모리 셀의 용 답은 히스테리적(hysteretic)미므로 이 셀은 인가된 자기 기록 자극의 소정 기억을 유지한다. 터널 집 할 소자의 잔존 자화 형태, 죽 잔존 자화 형태로 인해 발생된 전기적 저항값은 그러한 전기 액세스형 MRAM 대레미들(electrically accessed MRAM arrays)에 적용하기 위한 기본적인 미론이다.

단일의 칠 상에 수 천개 혹은 수 백개의 설등을 포함하는 액세스형 MRAM 어레이를 대용량이며 신뢰가능하 게 제조하기 위해서는 각 설의 자기 용답 목성의 균일성 및 예측가능성이 가장 중요하다. 그러나, 제 조상의 불확실성 및 고유한 자기 변동성에 관련된 많은 백터를(factors)로 인해, 설 간의 용답 변동들이 매우 커질 수 있다. 설 간의 자기 용답 변동성은 각각의 설출 액세스하는 데 필요한 전기적 자극과 이 로 인해 활성된 자기 기록 자극에 직접 영향을 미치므로, 바람직하게 고정된 전기적 자극과 미로 인해 발 성된 자기 기록 자극값을 사용하는 어레이 전체의 선택성의 발생을 방지한다.

실시예로서 도 1a 및 도 1b를 참조하면, MRAM 어레이에 있어서, 행률은 친기적 전도성 라인를(1-6)의 예시적인 격자형 그리도(grid)의 교차점들에 위치된다. 이 라인블(1-6)은 기판 위에 배열되어 교차하므로, 셀들 예컨대, 벨(9)이 위치되는 교차 영역물을 형성한다. 이하 상세히 설명되는 바와 같이, 각각의 셀은 통상적으로 자유 자기 영역(24)과 기준 자기 영역(22)을 포함한다. (기준 영역이라는 용어는 자유 혹은 가변 영역과 함께 하나의 소자로서 검찰가능한 상태의 소자로 되는 임의 형태의 영역을 나타내기 위해 본 형세서에서 황범위하게 사용된다.) 이러한 형태의 셀이 전기적으로 액세스가능한 데미터쯤 저장하는 능력은 자유 자기 영역(24)과 기준 자기 영역(22) 사이의 전자 터널링에 따라 결정되므로, 이 능력은 이들 두 영역들의 상대적인 자화 방향에 따라 좌우된다. 쌍안정 방식으로 자유 명역 내의 자화방향을 두 개 이상의 선택가능한 방향을 중하나의 방학으로 최전시킴으로써 이진 상태가 셀에 저장된다. 벨의 자화 방향이 자화용이축('EA')과 수평이고 수직 라인을 통해 흐르는 전투가 EA 자계들 인가하면, 수평 라인을 통해 흐르는 전류는 셀에 대해서 자화곤란목(a hard-axis: 'HA') 자계를 인가함 경제되는 것이다.

(RRM 個審의 일실시때에 있머서, 개별적인 셀플을 기록하는 것은 스위형(switching)에 대한 '별모양(asterold)'으로서 지칭되는 개녕으로 고정된다. 단일의 자유 명역의 스위형 문력값(threshold)은 인가된 EA 자계와 HA 자계의 조합에 의존한다. 도 26에 도시된 'Stoner-Wohlfarth'의 별모양 모델은 인가된 EA 자계와 HA 자계의 평면에서 스위청 문력값등을 나타낸다. 삶에서 EA 자계와 HA 자계의 조합이 별모양의 바깥쪽 벡터일 때 스위청이 발생한다. 별모양 안쪽의 벡터들은 셀을 현재의 쌍안정 상태를 중 하나의 상태로부터 다른 상태로 스위청시키지 않을 것이다. 또한,이 별모양 모델은 HA 바이어스 자계의 존재하에서 소자를 스위청하는 데 필요한 EA 자계가 얼마나 감소되는지를 나타낸다. 어래에 내에서 단일의 셀을 선택적으로 스위청하는 것은 선택된 수평 및 수직 라인의 쌍을 통해 전류들을 인가함으로써 달성된다. 이를 전류들은 수평 및 수직 라인의 교차점에 위치된 셀메만 EA 자계와 HA 자계의 조합을 발생하여,이론적으로 선택된 셀들 소위정하고 이에 인접한 셀들을 즈위칭하지 않는다.

수평 라인을 따라 배열된 모른 셀룰에는 통일한 HA 자계가 인가될 것이다. 마찬가지로, 수직 라인을 따라 배열된 모든 셀룰에는 동일한 EA 자계가 인가될 것이다. 그러나, 수평 및 수직 라인의 교차점에 위치된 셀에만 수위청에 필요한 EA 자계와 HA 자계의 조합이 인가될 것이다.

이러한 소자의 문제점은 별모양의 문턱값들이 엘 사이와 동일한 셸 내의 히스테리시스 곡선 사이에서 변 동할 때 말생한다. 이러한 문제점은 도 25에 도시된 바와 같이 문턱값물의 번드(band) 안으로 별모양 이 넓어지는 것을 초래한다. 선택적으로 셀룰을 스위칭하는 능력은 단일의 인가된 HA 자계 혹은 EA 자 계하에서 스위칭되지 않는 라인줄 따라 배열된 셀출 제외한 모든 셀룰에 좌우되기 때문에, 이 별모양의 번드가 너무 넓어지면, 스위청되는 라인물을 따라 배열된 다른 선택되지 않은 셀뿛도 또한 스위칭될 것이 므로, 동가의 기록 자극으로 개별적인 셀룰을 선택적으로 기록하는 것이 더 이상 불가능해진다.

도 3은 상미한 HA 바미머스 자계(hh)에 있어서, 각각의 소자에 대해 2 개의 EA 기록 곡선들을 취하는 12 개의 인정한 MRAM 소자들에 대해 본 발명의 발명자들에 의해 실제로 측정된 자기 응답의 변동성을 도시한다. 각각의 물로톤(Plot)는 퍼센트 단위로 각각의 주어진 HA 바이머스 자계(he)에 대한 축정된 저항변화 대 인가된 EA 자계를 도시한다. (또한, 미를 몸로트는 셀름의 히스테리시스 용답이 인가된 HA 바이머스 자계에 얼마나 의존적인지를 나타낸다. 교차 라인물을 사용하는 전술된 설 선택성을 제공하기위해, 하나의 라인 상에 인가된 HA 바이머스 자계와 다른 라인상에 인가된 EA 자계, 즉 도 2에 도시된 H,과 H,로 셀을 농식시키는 것이 바탕직하다. 그러나, 또한 소정의 히스테리시스 목정을 유지하는 것이 바탕직하다. 이 바랑직하므로, 인가된 EA 및 IM 자계가 제거릴 때 셀은 두 개의 쌍안정 상태를 중 하나의 상태를 중하나의 상태를 중하나의 상태를 중하나의 상태를 중하나의 상태를 중하나의 상태를 당하는) 이러한 변동성은 이를 곡선들에 대한 EA 역약 자계에 대해 IM 바이머스 필드를 도시한 별모양 물로트(도 4)로 간략화될 수 있다. 소자들의 이러한 세트에 있어서, 너무 많이 분산되어 이러한 셀들에 대한 효과적인 인가 자극 동작 원도우가 없는, 즉 각각의 셀에 EA 자계와 IM 자계가 인가될 때 각각의 셀을 스위칭하는 인가된 EA 자계와 IM 자계의 세트가 없고, 이를 자계들 중하나의 자게가 보리되어 인가될 때 셀을 중 어느 것도 스위칭하지 않을 것이다.

전술된 별모양의 선택 모델을 이용하거나 쪽은 임의의 다른 선택 모델을 이용하는 경우에, 효과적인 셀 선택성을 갖는 MPAP의 성공적인 구현에 있어서의 주요한 과제는 거의 통일한 전기 및 자성 특성을 갖는 많은 메모리 셀룰을 제조하는 것이다. 자성 소자들의 용답이 국지 경출뿐만 아니라 에지 혹은 표면 거 실기에도 민갑하기 때문에 자성 소자들에서 이러한 과제를 달성하는 것은 특히 어렵다.

#### 经暂的 的第三不可能 沙金鸡 多用

공지된 자성 터널 정합 셀름의 전술된 문제점금을 극복하기 위해, 본 말병은 다수의 자성적 교환 분리형 터널 전합물을 단일의 복합 자성 소자로 결합하기 위한 것에 관한 것으로서, 단일의 복합 터널 전합 소자 들을 구성하는 터널 정합 소자를 중 양일의 한 터널 정합 소지의 개병적인 용답과 대조를 이루는, 인기된 기록 자극에 대한 단일의 복합 자성 소자 용답의 품질 및 군일성에서 확실한 이점품을 제공하는 것이다.

이 점에 있어서, 본 발명의 하나의 태양은 적어도 하나의 전국을 사용하여 동작가능하고, 제 1 및 제 2 전국을 통해 인가된 자기 자국에 따라 모두 평균 상태로 기록가능한 적어도 두 개의 자성 터널 접합물을

포함하는 자성 소자, 예컨대 자기 셀에 관한 것이다.

이 자성 소자는 메모리 어레이에 결쳐 다수의 교차 영역률을 혈성하는 다수의 개별적인 제 1 및 제 2 전 도성 교차 라인을 포함하는 메모리 어레이에서의 자기 메모리 셀로서 사용될 것이다. 적어도 두 개의 자성 터널 정합을 포함하며 다수의 교차 영역을 중 개별적인 하나의 교차 영역에 각각 배치된 다수의 자 기 메모리 셀이 제공된다. 각각의 셀에서 적어도 두 개의 자성 터널 절합들에 의해 제공된 예약가능한 평근 용답으로 인해, 선택된 교차 영역을 형성하는 제 1 및 제 2 전도성 라인을 통해 인가된 자기 자극에 의해 선택된 영역에 위치된 셀만이 기록되고, 선택된 교차 영역을 형성하는 제 1 및 제 2 전도성 라인을 따라 배덜된 다른 웰귤은 기록되지 않는다.

적어도 두 개의 자성 터널 접합률은 자기 자극을 수용하도록 제 1 및 제 2 전국룹 사이에 작렬로 혹은 대안적인 병렬로 배열될 수 있다.

적어도 두 개의 자성 터널 접합을 각각은 기준 자화 방향을 갖는 제 1 영역과, 제 2 영역과, 자기 자극에 따라 변화가능한 자화 방향을 갖는 자유 영역을 포함할 수 있다.

적어도 두 개의 자성 터널 집합들 각각의 제 1 기준 영역은 기준 자화 방향을 갖는 단일의 결합병 자기 영역 부분이 털 수 있다.

적어도 두 개의 자성 터널 접합을 각각의 제 2 자유 영역은 개별적인 제 2 영역을 형성하는 다수의 자화 미립자율을 가지며 자기 매체 형태 재료의 외부에 패터닝된 영역에 배치될 수 있는 자화 미립자를 포합할 수 있다.

적어도 두 개의 자성 터널 집합을 각각의 제 2 자유 명액은 인가된 전기적 자극과 이로 인해 말생된 자기 자극에 따라, 개별적인 제 1 영역에 관한 설 터널링에 영향을 미치는 평향하지 않은 자화 방향을 중 하나 의 방향으로 모두 변화가능하며, 자기 메모리 설에서 다른 자성 터널 집합과의 상호 자성 결합을 최소화 시키는 특성을 더 제공하는, 평향하지 않은 자화 방향들을 포함할 수 있다.

본 명세서에 개시된 소재마다 구비된 다수의 자성 터널 접합은 자기 메모리에 대해, 비트 라인클과 위투라인들을 통해 인가된 자기 자국의 정의된 동작 윈도우(a defined operating window)를 사용하는 어린이 전체의 바이어스에 메모리 셀 선택성이 제공될 수 있는 이정을 제공한다. 더우기, 각각의 셀은 다수의터널 접합으로부터 형성되기 때문에, 각각의 셀에서 터널 접합의 평균 응답이 사용될 때, 소수의 결합이었는 터널 접합에 의해서 더레이의 동작은 크게 영향을 받지 않는다.

#### 설명의 구성 및 작용

본 발명의 발명자들은 다수의 터널 집합에 대해 자기 용답 데이터를 평균함으로써 더욱 예측가능한 자기 응답이 죄목될 수 있음을 발견하였다. 예를 들면, 도 4의 보산된 데이터를 평균함으로써 더욱 예측가능한 도 5의 별모양(asteroid shape)이 얼어진다. 본 발명의 발명자들은 하나의 메모리 셀로서 병결로 배열된 8 개의 자기 터널 집합의 응답 축정과 동일한 어레이에서 서로 본리되어 위치된 유사한 접합을 갖 는 4 개의 다중 접합 셀름의 응답 축정을 수행하였다. 이 측정의 결과는 도 8에 도시된다. 측정된 보산은 데이터를 취한 곡선의 수를 20 개로 증가시키는 것에 기인한다. 이를 다중 접합 셀들의 20 개 곡선의 별모양 데이터(도 7)는 각각의 개별적인 접합들의 별모양으로 더욱 개선되어, 모든 소자들의 모든 곡선물에 대한 평균 별모양은 미상적인 별모양에 더욱 근접한다. 웨이퍼에 결친 접합 특성동의 변동성 데도 불구하고, 이들 4 개 접합의 조합에 대한 별모양은 여전히 동작 윈도우를 제공하므로 선택적 스위칭 이 가능하다.

이 점에 있어서, 본 발명의 이론들에 따르면, 단일의 자성 소자, 예컨대 MRAM 어레이의 메모리 셈에 다수 의 자성 타닐 집합이 채용된다. 따라서, 도 la 및 도 1b의 단일의 타닐 접합('MTJ') 셈(9)은 다수의 터닐 집합을 제공할으로써 개선된다. 본 발명의 다중 MTJ 셈의 대안적인 실시예들이 도 9 내지 도 14 물 참조하여 이하 섞명되지만, 미에 대한 섞명으로서 양수인에게 양도되며 상기 인용된 미국 특허에 따른 도 la 및 도 1b의 어레이가 상세히 설명된다.

도 1a를 창조하면, 메시적인 MRM 머레미는 수직한 평면 내에서 병렬로 배열된 워드 라인들(1, 2, 3)로서 기능하는 전기적 전도선들의 세트와 다른 수직한 평면 내에서 병렬로 배치된 비트 라인들(4, 5, 6)로서 기능하는 전기적 도전들의 세트와 다른 수직한 평면 내에서 병렬로 배치된 비트 라인들(4, 5, 6)로서 기능하는 전기적 도전설들의 세트을 포함한다. 비트 라인줄은 워드라인에 대해 상이한 방학으로 향하는, 예를 풀면 워드라인과 직각이므로, 위에서 볼 때 이 두 개의 라인을 세트는 서로 교차한다. 도 1b에 상세히 도시된 통상적인 메모리 셈(9)과 같은 메모리 셈은 워드라인들과 비트라인을 사이에 수직하게 떨어진 교차 영역 내에서 이를 라인뜰의 각 교차점에 위치된다. 3 개의 워드라인들과 3 개의 비트라인들이 도 1a에 도시되었지만, 라인들의 수는 통상적으로 이 보다 많다. 메모리 셈(9)은 수직한 스택(stack)으로 정렬되고, 다이오드(7)와 자기 터널 접황(a magnetic tunnel Junction: 'MTJ')(8)을 포함할 수 있다. MRM 어레이가 등작하는 동안에, 전략는 메모리 셈(9)을 통해 수직 방향으로 흐른다. 메모리 셈(9)을 통해 수직 방향으로 흐른다. 메모리 셈(9)을 통해 수직 방향으로 흐른다. 무리에는 일을, MTJ, 다이오드에 대한 접점과 비트라인에 대한 접점은 모두 등일한 면적을 갖도록 한다. 도 1a에는 도시되지 않았으나, MRM에 어레이는 다른 최로가 형성될 수 있는 실리콘 기판과 같은 기판 상에 현성할 수 있다. 또한, 점면 재료층은 교차 영역를 보다는 통상적으로 MRM의 영역들에 있는 비트라인들과 워드라인를 사이에 위치된다.

도 1b클 참조하며 메모리 셑(9)의 구조가 상세하게 설명된다. 메모리 솉(9)은 워드 라인(3)(도 1e에 도시될) 상에 형성되어 이 워드 라인(3)과 접촉한다. 메모리 셑(9)은 다이오드와 같은 소자의 수직한 스택, 예를 클면 심리콘 접합 다이오드(7)와 전기적으로 연속하여 점속된 MTJ(8)를 포함한다. 다이오드(7)의 드(7)는 n형 실리콘총(10)과 p형 실리콘총(11)을 포함하는 실리콘 접합 다이오드이다. 다이오드(7)의 o형 심리콘총(11)은 형스텐 스터트(stud)(12)를 통해 MTJ(8)에 접속된다. 다이오드(?)의 n형 실리콘총(10)은 워드 라인(3)에 접속된다.

MTJ(8)는 다른 재료층의 상층에 쌓아출려진 재료충물의 연속으로 형성된다. 도 1년 MTJ(8)는 Pt와 같은 형판(헌板)용(a template laver)(15)과, 퍼럴로이(permalloy)(Ni-fe)와 같은 초기 강자경체충(an initial ferromagnetic laver)(16)과, Mm-Fe와 같은 반강자성체총(an antiferromagnetic layer)(AF)(18)과, Co, Fe 혹은 퍼멀로이와 같이 자화 방향이 고착 혹은 고정된 기준 강자성체총(FMF)(20)과, 알루미나(AI-Q)의 박막 터널링 장벽층(22)과, 퍼멀로이를 포함하는 샌드위치형의 박막 Co-Fe은 같이 연절(鼓質)이고 가변적 인 '자유(free)' 강자성체총(FMS)(24)과, Pt와 같은 접촉총(25)를 포함한다.

자유 강자성체출(24)은 자화용이축('EA')으로 지칭되는 자화 방향에 대하며 유세한 혹을 갖도록 제조된다. 자유 강자성체출(24)에는 이 자화용이흑호 따라 메모리 열의 두 개의 상태물을 정의하는 두 개의 가능한 자화 방한이 있다. 이와 반대로, 기준 강자성체총(20)은 자유 강자성체총(24)에 자화용이축에 평향한 단방향성의 이방체 방향으로 지칭되는 하나의 바탕직한 자화 방향만을 갖도록 제조된다. 자유 강자성체총(24)에 있어서 소망하는 자화용이축은 MTJ의 진성 이방체, 응력변형 유도형(strain-induced) 이 방체, 형태 이방체의 소정의 조합에 의해 설정된다. 도시된 MTJ(8)와 자유 강자성체총(24)은 길이가 L이고 쪽이 W이며 L이 쌓보다 더 긴 작사각현으로 만들어집 수 있다(도 1b). 자유 강자성제중(24)의 자기 오멘트는 L 방향을 따라 더 잘 정필된다.

단방향생의 이방체 방한의 기준 강자성체출(20)은 Pt, CD혹은 Tesh 같은 형판출(15) 위에 성장된 초기 강 사성제출(16) 상에 Fe-Ma RF형(18)를 성장시킴으로써 설치된다. 형판출(15)은 초기 강자성체출(16) 내 에 111 방한의 결정 조직을 유기한다. 기준 강자성체출(20)의 소양하는 진성의 단방향성 이방제 방향 물 발생하는 미러한 출름은 자유 강자성체출(24)의 소양하는 자화용이목에 평행한 자계 내에서 부착된다. 대안적으로, AF 재료의 차단 온도(blocking temperature)보다 더 높은 온도로 기판을 가열하는 동안에, 자화용이측에 평현하고 충분히 큰 자계 내에서 유흥미 형판충(15) 상에 부착될 수 있다. 이러한 대안 적인 방법에 있어서, 초기 강자성체출(16)은 필요하지 않다. 또한, 부착 프로세스 동안에 인가된 자계 뿐 따라 자화 방향을 정렬시키는 자기 이방체를 전개시키기 위해 자화 방향이 고정된 중의 자화경직(magnetostriction) 이정도 가능하다.

기준 강자성체출(20)과 사용 사이의 결합(coupling) 교환 때문에, 이 기준 강자성체총(20)의 자화 방향읍 변경시키는 것이 자유 강자성체총(24)의 자화 방향읍 변경시키는 것보다 더 어렵다. 비트라인들과 워드라인들을 통해 호르는 전류에 의해 인가된 자계의 범위에 있어서, 본 실시예의 기준 강자성체의 자화 방향을 고착 혹은 고정된다. MTJ의 형상 미방체를 따라 형성된 강자성체의 형상 이방체는 자화 방향이 고정된 출의 자화 방향에 부가적인 안정성을 제공한다. 메모리 설을 기록하기 위해 인가된 자계들은 자유 강자성체총(24)의 자화 방향을 반전시키기에는 총분하게 크지만 기준 강자성체총(20)의 자화 방향을 반전시키기에는 총분하게 크지만 기준 강자성체총(20)의 자화 방향을 반전시키기에는 총분하지 않다. 따라서, 자화 방향이 고정된 총의 자화 방향은 MRAM 내의 메모리 설름 이 등작하는 동안에 변화하지 않는다.

본 발명에 따른 도 9을 참조하면, 자기 메모리 벨(109)이 전도성 라인들(103, 105)(대안적으로, 본 명에 서에서 전극들로서 지칭되는 바와 같이, 전곡이라는 용어는 전기 및/또는 자기 자극을 배치할 수 있는 것 으로서 광범위하게 사용됨) 사이에 제공된다. 벨(109)은 적어도 두 개의 자기 터널 접합들(108a, 108b)을 포함한다. 도 역의 예시적인 실시예는 라인들(103, 105)을 통해 인가된 전기 및 미로인한 자기 자극을 수용하기 위해 병별로 배열된 자기 터널 접합(108a, 106b)을 도시한다. 상세히 전술된 바와 감 미, 각각의 자기 터널 접합은 개별적인 기준 영역(120a, 120b)과, 개별적인 터널링 영역(122a, 122b)과, 개별적인 자유 영역(124a, 124b)을 포함할 수 있다. 자기 메모리 셀의 기록은 라인물(103, 105)을 통해 인가된 전기 및 미로인한 자기 자극베 따라, 자유 영역 내메서 단일 화살표에 비례하며 대향 화살표를 에 의해 기초적으로 표시된 자화 방향을 변경시키는 것에 의해 영향를 받는다.

본 발명에 따르면, 각각의 셀에서 터널 접합의 모든 평균 응답은 머레미에 검쳐 전기 및 미로인한 자기 자극의 효과적인 등작 원도우를 제공하는데 미용털으로써 효과적인 셀 선택성을 제공한다. (따라서, 각 셀에서의 다중 접합은 평균 상태를 보유하는 것으로서 생각될 수 있지만, 개별적인 접합큼은 사실상 각각 의 셀에서 상이한 개별적인 상태에 있다.

더우기, 도 9에 점선으로 도시된 바와 같이, 기준 영역를(120a, 120b)과 터널링 영역들(122a, 122b)은 실 제로 단일의 집합충물의 개별적인 부분들을 포함할 수 있는 반면에, 자기적 절면 재료에 의해 본리 가능 한 자유 영역들(124a, 124b)은 분리되는 것이 필요하므로, 각각의 썰에서 적어도 두 개의 터널 정합을 각 각에 대한 분리된 개별적인 터널링 동작을 효과적으로 한다. 자유 영역들(124a, 124b)자기적으로 독립 적, 메컨대 교환 본화형으로 되는 것이 요구된다. 《따라서》본 발명에 따르면》다중 터널 정합률은 다중 자유 영역들의 존재에 의해 영향을 받는다.

공동 양수민에게 양도되고 상기 인용된 미국 특허에서, 자기 메모리 셅을 형성하기 위해 채용된 동말한 기법물은 본 발명의 다중 터널 접합을 형성하는데 사용될 수 있다. 각 셀에서 다중 터널 접합들은 전 자빙 리소그래피(e-beam lithography), 간섭 리소그래피, STM 리소그래피, 혹은 방지막의 스템프(stamping into resist), 혹은 소형의 소자들을 정의하기 위한 다른 공지된 기법들을 사용하며 패 터닝탈`수 있다.

도 10을 참조하면, 도 10에는 자기 메모리 셑(209)이 전기 및 미로인한 자기 자극을 수용하도록 라인블(203, 205) 사미에 직렬로 배멸된 분리형 터널 접합을(208a, 208b)을 포함하는 본 발명의 대안적인 실시예가 도시된다. 이 자기 메모리 셀 구조는 양수인에게 양도되고 상기 인용된 미국 특허에 개시된 기법률에 따라, 각각의 셀 내에 부가적인 자기 터널 접합을 정의하기 위한 부가적인 충굴을 부가함으로써

본 발명의 또 다른 실시에에 있어서, 도 11을 참조하면, 도 11에는 각각이 상호 자기 본리형 자유 영역둁(324a-h)(명료성을 위해 모두 도시되지 않음)을 구비하고 단일의 터널링출(322)을 포함하며, 다중 자기 터널 접합률(300a-h)을 구비하는 자기 메모리 씖(309)이 제공된다. 미러한 예시적인 실시예에 있 어서, 예시적인 하부 기준 영역(320)이 단일의 점약 자기 고정형충을 포함하는 것으로 도시된다. 단일 의 자기 메모리 셀을 형성하는 다중의 분리형 자화 '미립자플'은 예를 들어, 절염체의 상부에 자화 미립 자들을 부착시키고 젊면 및 전도 재료를 놓은 분리된 입자들의 비자화 메트릭스(a non-masnetic matrix) 인 부부착충(co-deposition) 내에 자화 미립자들을 매립시킴으로써 형성될 수 있다.

본 발명의 일실시에에 있어서, 소자들의 자유충돌은 적어도 두 개의 박막총, 즉 은과 같이 자화 재료와 비자화 재료로 교변하는 박막용의 연속 형태로 부착된다. 어닐링(annealing) 단계시에, 자화 재료의 박막용의 경우 본리형 입자들로 분리된다. 은이 자화 박막용의 입자 경계들로 확산하며 이끌 사이 의 교환 결합을 방해한다.

본 발명의 다른 실시에에 있어서, 각각의 자화 미립자는 고립형 터널 접합증을 갖는 구형으로 형성될 수 있으므로, 자화 미림자와 고립형 터널 점합증은 자화 방향이 고정된층 위에 부착된다.

도 12는 도 11의 미립자 기법에 대해 가능한 다른 제조 기법을 도시하는데, 셈 영역을, 예컨대 미립자들(4084~)을 갖는 셈 영역(409)은 평면 자기 매체를 닮은 총(424)으로부터 패터닝된다. 이 점 에 있어서, 자기 매체총(424)이 부착되어 패터닝립 수 있으므로, 각각이 다중 자화 미립자를을 갖는 셈 영역(409)을 현성한다.

중래의 기법물에 있어서, 메모리 셀름은 통상적으로 연속적인 금속 필통을 사용하는 터널 접합 소자들로 부터 제조된다. 중중 다중결정체인 필름들이 사용되지만, 입자들에서의 자화는 강하게 결할 교환되므로, 각각의 셀은 연소적인 필름과 단일의 정합 소자로서 자기적으로 작용한다. 본 발명은 박막 매체로 서 자기 기록에 사용된 결과 유사한 미립자 필름의 사용에 관한 것이다. 이 미립자 필름들은 교환 상 호작용의 관점에서 볼 때 자기적으로 분리된 입자들로 만들어진다. 이 입자들은 소정의 정자기 상호작 용(magnetostatic interaction)를 가질지라도 교환 결합되지 않는다.

본 발명의 메모리 셀에 있어서, 각각의 입자는 분리 접합이다. 각각의 입자가 상이하고 다르게 위치된에 따라, 각각의 접합은 다소 상이한 점확 자계에서 스위칭될 것이다. 셀이 중작함 때, 선택된 셀 내의 오른 접합들을 스위칭하지 않고 이를 중 하나만을 스위칭하는 것이 필요하므로, 판독시에 기록 산태물 검열할 수 있다. 마찬가지로, 선택되지 않은 모든 접합들을 스위칭하지 않고 접합을 중 하나만을 기록 상태 그대로 유지시법으로써, 기록 상태는 변경되지 않는다.

예를 들어, '0'과 '1' 사이에서 다시 원래의 상태로 스위칭하는 셀을 생각해보자. 기록 프로세스가 완전하지 않으면 기록된 상태도 안정하지 않다. 기록 자극하에서, 자계가 동요하기 때문에 적어도 접합을 중 90%가 면저 '1' 상태로 스위칭되고 10% 이하의 접합들이 다시 '0'의 상태로 스위칭된다. 저장된 '1' 상태로부터의 판독 신호는 완견한 신호의 적어도 80째이다. 마찬가지로, 소자를 다시 '0' 상태로 스위칭할 때, 적어도 접합을 중 90%가 스위칭되고 10% 이하의 절환이다른 자계에 의해 나중에 변동된 그 10% 이하의 절환이다. 이 다른 자계에 의해 나중에 변동된 기록하다 나를 당한 전한 기록하다. 저장된 'O' 상태로부터의 판독 신호는 많아야 완전한 신호의 20X이다.

두 개의 저장된 상태를 사이의 분리는 전체 신호의 적어야 60호일 것이다. 이러한 감소에 대한 교환에 있어서, 이러한 분리는 기록 자극하에서 모든 집합의 스위청과 요据 자계하에서 모든 집합의 안정성을 보 중하는데 더 미상 필요하지 않다.

요약하면, 메모리 쌀들 내의 다중 교환 분리형 입자물은 스위청 문턱값에서 신호 진폭과 신호 재생성 사

이의 트레이드오프(tradeoff)를 허용한다.

전술된 바와 같이, 이러한 형태의 셀에서 하부 기준 영역(420) 및 하부 터널링 영역(422)은 단일의 점착 홈들을 포함할 수 있다. 더우기, 전술된 바와 같이, 상부 및 하부 전도성 교차 라인물(402, 403, 405, 406)은 각 셀의 영역을 기록 및 판독하기 위해 제공된다.

본 발명의 또 다른 대안적인 실시때에 있어서, 도 13을 참조하면, 분리형 터널 접합을(508a, 508b, 508c)을 포함하는 자기 메모리 셀(509)이 제공된다. 이 실시에에 있어서, 각각의 터널 접합은 자화 방향이 고정된 영역(502a)과, 개별적인 터널링 영역(522a)과, 변화가능하지만 대향 자화 방향을 갖는 두 개의 영역들을 구비하며 평향하지 않은 개별적인 자유 영역(524a)을 포함한다. 자유 영역(524a)의 하부 자기 영역은 터널링흥(522a)을 통해 자화 방향이 고정된용(520a)에 관한 터널링에 영향을 미친다. 그러나, 자유 영역(524a)(및/또는 자화 방향이 고정된 혹은 기준 영역(520a)) 내에 두 개의 대향 자화 방향의 존재로 인해 전체적으로 낮은 자화를 초래하며, 자기 터널 접합(508a)이 인접한 터널 접합에서 자유 영역(및/또는 자화 방향이 고정된 혹은 기준 영역(520a) 인접한 터널 접합에서 자유 영역들(및/또는 자화 방향이 고정된 혹은 기준 영역)이 터널 접합을 사이의 자계 결합을 감소시킨다. 평향하지 않은 배열을 사용하며, 각각의 터널 접합에서 자유 영역들(및/또는 자화 방향이 고정된 혹은 기준 영역)이 터널 접합을 사이의 자계 결합을 감소시킴으로써, 각 터널 접합의 자화 독립성을 보장한다. 평향하지 않은 영역들은 본 명세서에서 참조로서 인용되고 양수인에게 양도된 미국 특히의 이론들에 따라 구현을 수 있다.

은 발명의 또 다른 대안적인 실시예에 있어서, 도 14출 참조하면, 워드 라인(603)과 비트 라인(605) 사이에 6개의 터널 집합들(608a-1)을 포함하는 자기 메모리 셀(609)이 제공된다. 이 실시예에 있어서, 터널 집합들은 라인(605)의 폭보다 길지 않게 설계되므로, 연장된 자유 명역률의 중심부에 대한 더 안정한자기 특성들이 자기적으로 불안정한 중단부들 보다 셀 등작에 대해 의존한다. 이 개념은 'LINITING MAGNETIC WRITING FIELDS TO A PREFERRED PORTION OF A CHANGEABLE MAGNETIC REGION IN MAGNETIC DEVICES'라는 명칭의 상기 인용된 미국 특허 풀원에 상세히 개시된다.

본 발명은 각각의 자화 셀에 다중 자기 터널 접합을 제공합으로써 각각의 개별적인 웹 용합의 예측가능성을 증가시켜, 어레이 전체의 바이어스에 대한 센 선택성을 제공한다. 상세히 전승된 비와 같이, 인가된 전기 및 미로인한 자기 자극의 등작 원도우가 사용될 수 있어 각 셀의 평균 용답이 예측될 수 있으므로 셀 선택성이 개선된다. 따라서, 함께 인가되면 셀름을 스위청하는 인가된 자화용이축 자계와 자화관관측 자계의 세트가 확정될 수 있지만, 미등 자계들이 본리되어 인가된다면 셀플, 즉 삽입된 비트 라인 및 워드 라인의 교자점에 위치된 것이 아닌 삽입된 비트 라인 혹은 워드 라인 중 해나물 따라 배절된 웰름을 스위청하지 않을 것이다.

본 발명의 또 다른 특징/미정은 각각의 셀에 다중 자기 터널 접합을 제공함으로써, 결합있는 접합들에 대 해 교유한 허용치를 제공하는 것이다. 많은 정합롭에 대하여 각 셀 내의 저장 상태에 영향을 미치는 것은 평균 용답이기 때문에, 결합있는 정합, 예컨대 인가된 전기/자기 자극에 용답하지 않는 접합은 머레 미의 전체 용답에 영합을 주지 않을 것이다. 미와 반대로, 각 셀에 하나의 터널 접합인이 사용된 실시 예에 있어서, 결합이 있는 터널 접합은 주어진 셀에 데미터를 저장하는 플릭을 완전히 제거할 것이므로, 전체 어레이의 동작을 저해한다.

본 발명의 또 다른 특징/이정은 각각의 셀에 다중 터널 접합을 제공할으로써, 이둘의 배치 및 공간이 어 레이의 자화 파라미터를을 효과적이게 하도록 설계될 수 있도록 한다. 예를 줄어, 도 15a-b를 참조하면, 다음 집합 셀(709)은 국 미세 범위의 미세자화 레벨에서 도시된 공간과 배치로 배열된 전합률(708a-J)을 포함할 수 있다. 그러나, 국 미세 범위의 미세자화 자극 자계 형태(710)는 이 공간과 배치에 기인하므로, 특정 시스템 요건뜰에 따라 요구된 바와 같이 맞추어질 수 있다.

본 말당이 MRAM에 대해서 개시되었으나, 본 명세서에 개시된 개선 방안들은 터널 정한글로부터 만들어질 수 있는 다른 소자를에도 또한 적용가능하다. 특히, 미러한 개선 방안들은 통상적으로 논리 회로, 센 서, 자기 기록 헤드를 포함하는 자기 소자들에 적용될 수 있다.

본 말당의 이론들은 단목으로 혹은 삼기 인용된 미국 특허 및 통시 출원된 미국 특허 출원과 조합하여 사용된 수 있다. 예를 들어, 비대성 센 배치 기법 및 비대성 자극 기법은 상기 인용된 'INTENTIONAL ASYMMETRY IMPOSED DURING FABRICATION AND/OR ACCESS OF MAGNETIC TUNNEL JUNCTION DEVICES'라는 명칭의 미국 특허 출원에 개시된 바와 같이 사용될 수 있다. 더우기, 자기저항성 전기적 상호작용을 가변 자기 영역(물)의 바람직한 부분으로 제한함으로써, 상기 인용된 'LIMITING MAGNETIC DEVICES'라는 영칭의 INTERACTION TO A PREFERRED PORTION OF A CHANGEABLE MAGNETIC REGION IN MAGNETIC DEVICES'라는 영칭의 미국 특허 출원의 이론들에 따라 개선된 하스테리시스 곡선물이 획득될 수 있다. 또한, 상기 인용된 'LIMITING MAGNETIC WITING FIELDS TO A PREFERRED PORTION OF A CHANGEABLE MAGNETIC REGION IN MAGNETIC DEVICES'라는 영칭으로 미국 특허 출원의 이론들에 따라, 자기 기록 자계층은 각각의 다중 터널 전합의 가변 자기 영역의 바람직한 부분으로 제한될 수 있다.

문 말령은 바람직한 실시예로서 설명되었으나, 당엽자라면 첨부된 특허 청구에 정의된 바와 같이 본 발명의 정신 및 범주를 벗어나지 않고 많은 변혁이 이루어질 수 있음을 알 수 있다.

#### 4.5. LES

본 밤명에 (아르면 다수의 자성적 교환 분리형 단념 전한들을 단일의 복합 자성 소자로 결합하기 위한 것 에 관한 것으로서, 단일의 복합 단일 집합 소자들을 구성하는 단일 집합 소자들 중 양의의 한 단일 집합 소자의 개별적인 응답과 대조를 이루는, 인가된 기록 자극에 대한 단일의 목합 자성 소자 응답의 품칠 및 균일성에서 확실한 이정들을 제공된다.

(57) 경구의 범위

5 1999 0072259

성구한 1. 적대도 하나의 전국을 사용하며 동작가능한 자성 소자에 있대서,

상기 적어도 하나의 선목을 통해 인가된 <mark>자기 자국에 따라 오두 평균 상태로 기록가능한</mark> 적어도 두 개의 자성 터널 집합물을 포함하는 자성 소자.

용구함 2. 제 1 형메 있머서.

에모리 어레이와 결합하여 상기 자성 소자가 상기 메모리 어레이의 자기 메모리 셀을 포함하는데 있어서, 상기 조합은,

① 상기 어레이에 결쳐 다수의 교차 영역물을 형성하는 다수의 개념적인 제 1 및 제 2 전기적 전도성 교 차 라인들과,

© 상기 자기 메모리 셀을 포함하고, 상기 다수의 교차 영역를 중 개별적인 하나의 영역에 각각 배치되며, 다수의 각 메모리 셀들은 적어도 두 개의 자성 터낼 집합들을 구비하며 실제로 균일한 자기 응답을 가질으로써, 선택된 교차 영역을 형성하는 상기 제 1 및 제 2 전기적 전도성 라인을 각각을 통해 인가된 전기적 자극과 미로인한 자기 자극에 의해 선택된 교차 영역에 배열된 셀만이 기록되고, 상기 선택된 교차 영역을 형성하는 상기 제 1 및 제 2 전기적 전도성 라인을 따라 배역된 셀만이 아닌 셀들은 기록되지 않는 다수의 자기 메모리 셀룰

을 포함하는 자성 소자.

청구항 3. 제 1 항에 있어서,

상기 적어도 두 개의 자성 터널 접합들은 상기 자기 자국을 수용하도록 상기 적어도 하나의 전국인 제 1 및 제 2 전국 사이에 직렬로 배열되는 자성 소자.

청구할 4. 제 1 할에 있어서,

상기 적어도 두 개의 자성 터널 접합들은 상기 자기 자극을 수용하도록 상기 적어도 하나의 전국인 제 1 및 제 2 전국 사이에 벵젤로 배멸되는 자성 소자.

청구항 5. 제 1 항에 있어서,

상기 적어도 두 개의 자성 터널 접합률 각각은,

① 기준 자화 방향을 갖는 제 1 영역과,

② 삼기 인가된 자기 자극에 (W라 변화가능한 자화 방향을 갖는 제 2 명역

을 포함하는 자성 소자.

원구함 5. 제 5 함에 있어서,

상기 적대도 두 개의 자성 터널 접합통 각각의 제 1 영역은 상기 기준 자화 방향을 갖는 단일의 응집성 자기 영역의 부본인 자기 소자.

청구한 7. 제 5 항에 있어서,

상기 적대도 두 개의 자성 터널 접합의 제 2 영역들은 서로 자성적으로 분리되도록 형성되는 자성 소자.

경구항 B. 제 7 항에 있어서,

상기 적대도 두 개의 자성 터널 접합률의 제 2 영역률은 서로 공연(co-planar)에 배열되고 비자성 재료에 의해 분리된 개별적인 충돌물 포함하는 자성 소자.

청구항 9. 제 7 함에 있머서,

상가 적어도 두 개의 자성 터널 접합물의 제 2 명역률은 모두 자화 미립자(a magnetic granule)을 포함하는 자성 소자.

청구항 10. 제 9 항에 있어서?

상기 적어도 두 개의 자성 터널 접합들의 제 2 영역들은 모두 각각의 자성 미립자가 개별적인 제 2 영역을 형성하는 다수의 자성 미립자들을 갖는 자기 매체의 바깥쪽에 패터닝된(patterned) 영역을 포함하는 자성 소자. 청구항 11. 제 1 항에 있어서.

상기 적어도 두 개의 자성 터널 접합을 각각은,

① 기준 자화 방향을 갖는 제 1 영역과,

② 상기 인가된 전기적 자극과 미로 인해 발생된 자기 자극에 따라 모두 변화가능하고, 상기 자기 메모리 셀에서 다른 자성 터널 절합률과의 상호 자성 결합을 최소화시키며, 미를 좀 하나는 개발적인 제 1 영역 에 대한 셀 터널링(tunneling)에 명합을 미치는 평향하지 않은 자화 명합들을 갖는 제 2 영역 을 포함하는 자성 소자,

청구항 12. 자성 소자에서 적어도 하나의 전국을 사용하여 평균 상태를 저장하기 위한 방법에 있어서, 상기 적어도 하나의 전국을 통해 인가된 자기 자극에 따라 모두 상기 평균 상태로 기록가능한 적어도 두 개의 자성 터넘 접합물을 사용하는 단계를 포함하는 평균 상태 저장 방법.

청구한 13. 제 12 함에 있어서.

상기 적<mark>대로 두 개의 자성 터널 접합불은 상기 자기 자극</mark>들 수용하도록 상기 적<mark>대도</mark> 하나의 전국인 제 1 및 제 2 전국 사이에 직렬로 배열되는 평균 상태 저장 방법.

청구항 14. 제 12 항에 있어서,

상기 적어도 두 개의 자성 터널 접합들은 상기 자기 자극출 수용하도록 상기 적어도 해나의 전국인 제 1 및 제 2 전국 사이에 병렬로 배열되는 평균 상태 저장 방법.

청구함 15. 제 12 함에 있어서,

상기 적어도 두 개의 자성 터널 접합을 각각은,

- ① 기준 자화 방향을 갖는 제 1 영역과,
- ② 상기 인가된 자기 자극에 따라 변화가능한 자화 방향을 갖는 제 2 영역
- 을 포함하는 평균 상태 저장 방법.

청구항 16. 자성 소자를 형성하기 위한 방법에 있어서,

- ① 적어도 하나의 전국을 제공하는 단계와.
- ② 적어도 두 개의 자성 터널 접합물을 포함하고, 상기 적어도 하나의 전국을 통해 인가된 자기 자극에 따라 모두 평균 상태로 기록가능한 상기 자성 소자를 상기 적어도 하나의 전국에 인접하여 형성하는 단계를 포함하는 자성 소자 형성 방법.

청구한 17. 제 16 한에 있어서,

상기 자성 소자 협성 단계는,

상기 자기 자극을 수용하도록 상기 적어도 하나의 전국인 개별적인 제 1 및 제 2 전국 사이에 적별로 상 기 적어도 두 개의 자성 터널 접합물을 형성하는 단계를 포함하는 자성 소자 형성 방법.

용구함 18. 제 16 함에 있어서,

상기 자성 소자 형성 단계는,

상기 자기 자극을 수용하도록 상기 적어도 하나의 전국인 제 1 및 제 2 전국을 사이에 병결로 상기 적어도 두 개의 자성 터널 전한들을 형성하는 단계를 포함하는 자성 소자 형성 방법.

참구할 19. 제 16 할에 있어서,

삼기 자성 소자 형성 단계는,

- ① 상기 적어도 두 개의 자성 터널 접합률 각각에 기준 자화 방향을 갖는 제 1 영역을 혈성하는 단계와.
- ② 상기 적어도 두 개의 자성 터널 접합을 각각해 상기 인가된 자기 자극에 따라 변화가능한 자화 방향을 갖는 제 2 영역을 형성하는 단계

를 포함하는 자성 소자 형성 방법.

월구한 2D. 제 19 한에 있어서.

상기 적어도 두 개의 자성 <mark>터널 접합을 각각의 제 |</mark> 영역은 상기 기준 자화 방향을 갖는 단일의 용집성 자기 영역으로부터 형성되는 자성 소자 형성 방법.

청구항 21. 제 19 항에 있어서,

상기 적<mark>어도 두 개의 자성 터널 접합</mark>들 각각의 제 2 영역들은 서로 자성적으로 분리되도록 형성되는 자성 소자 형성 방법.

월구한 22. 제 21 항에 있어서,

상기 적어도 두 개의 자성 <mark>터널 접합</mark>들의 제 2 영역총은 서로 공면**배 배열되고 자성적 철연 재료에 의해** 분리된 개별적인 총물로서 형성되는 자성 소자 형성 방법.

청구항 23. 체 21 항에 있어서.

상기 책어도 두 개의 자성 터널 정함을 각각의 제 2 영역은 자화 미립자로서 형성되는 자성 소자 형성 방 법.

청구한 24. 제 23 함에 있어서,

상기 적어도 두 개의 자성 터널 접함들 각각에 제 2 영역을 형성하는 단계는 개별적인 제 2 영역을 형성하는 다수의 자화 미립자들을 갖는 자기 매체의 바깥쪽에 상기 제 2 영역들을 패터닝하는 단계를 포함하는 자성 소자 현성 방법.

경구항 25. 자기 메모리 머레이를 형성하기 위한 방법에 있어서,

① 다수의 제 1 전도성 라인들과 다수의 교차하는 제 2 전도성 라인들을 제공합으로써, 상기 자성 메모리 머레이에 걸쳐 다수의 교차 영역들을 형성하는 단계와,

② 하나의 교차 명역을 형성하는 상기 개별적인 제 1 및 제 2 교차 라인을 통해 인가된 자기 자극에 따라, 모두 평균 상태로 변화가능한 적어도 두 개의 자성 터널 접합물을 포함하는 자기 메모리 설을 상기 다수의 교차 영역을 중 상기 하나의 교차 명역에 형성하는 단계

屋 포함하는 자기 메모리 머레이 형성 방법.

청구항 26. 제 25 할에 있어서,

상기 자기 메모리 셸 형성 단계는,

상기 자기 자극을 수용하도록 상기 개별적인 제 1 및 제 2 교차 라민 사이에 직렴로 상기 적어도 두 개의 자성 터널 집합물을 형성하는 단계를 포함하는 자기 메모리 머레이 형성 방법.

청구**항 27.** 제 25 항에 있어서,

상기 자기 메모리 셀 혁성 단계는,

상기 자기 자극을 수용하도록 상기 개별적인 제 1 및 제 2 교차 라인 사이에 병렬로 상기 적어도 두 개의 자성 터널 접합들을 혈성하는 단계를 포함하는 자기 메모리 어레이 형성 방법.

청구항 28. 제 25 항에 있어서,

상기 자기 메모리 셈 형성 단계는,

① 상기 적어도 두 개의 자성 터널 접합을 각각에 기준 자화 방향을 갖는 제 1 영역을 형성하는 단계와,

② 상기 적어도 두 개의 자성 터널 접합들 각각에 상기 인가된 자기 자극에 따라 변화가능한 자화 방향을 갖는 제 2 영역을 형성하는 단계

를 포함하는 자기 메모리 어레이 형성 방법.

경구할 29. 제 28 할에 있어서,

상기 적어도 두 개의 자성 터널 절합들 각각의 제 1 영역은 상기 기준 자화 방향을 갖는 단일의 용집성

자기 영역으로부터 형성되는 자기 메모리 대레이 형성 방법.

#### 청구항 30. 제 28 할에 있어서.

상기 적<mark>머도 두 개의 자성 터널 접합</mark>돌의 제 2 명역률은 서로 자성적으로 분리되도록 형성되는 자기 메모리 머레이 형성 방법.

## 청구함 31. 제 30 항에 있어서,

상기 적어도 두 개의 자성 터널 절합물의 제 2 명역들은 서로 공면에 배열되고 자성적 절면 재료에 의해 분리된 개별적인 총플로서 형성되는 자기 메모리 어램이 형성 방법.

#### 청구한 32. 제 30 한데 있더서.

상기 적어도 두 <mark>개의 자</mark>성 터널 접합들 각각의 제 2 명역은 자화 미립자로서 형성되는 자기 메모라 어레 미 형성 방법.

#### 청구항 33. 제 32 한메 있**머서**,

상기 적어도 두 개의 자성 터널 접합들 각각에 제 2 영역을 형성하는 단계는 각각이 개별적인 제 2 영역을 형성하는 다수의 자화 미린자를 갖는 자기 매체 바깥쪽에 상기 제 2 영역을 패터닝하는 단계를 포함하는 자기 메모리 머리이 형성 방법.

# 경구항 34. 제 25 항에 있어서,


상기 자기 메모리 셸 형성 단계는,

- ① 상기 적어도 두 개의 자성 터널 껍함을 각각에 기준 자화 방향을 갖는 채 1 영역을 형성하는 단계와,
- ② 상기 찍어도 두 개의 자성 터널 절합률 각각에 상기 인가된 자기 자극에 따라 모두 변화가능하며 상기 자기 메모리 셀에서 다른 자성 터널 접합들과의 상호 자성 결합을 최소화시키고, 이를 중 하나의 자화 방 양은 개념적인 제 1 명역에 대한 셀 터널링에 영향을 미치는 평행하지 않는 자화 방향물론 갖는 제 2 명 역을 형성하는 단계


클 포함하는 자기 메모리 머레이 형성 방법.

#### £₿


## *⊆Uh*




€ 1999-0072259



500




⊊*⊵*a




18-12


욕 1999-0072259






#### 5.04







특1995-0072259

£ 697










5.00


**■ 1999-0072259** 









\$1999-0072259



50M





18-17

馬1999-0072259



